home *** CD-ROM | disk | FTP | other *** search
/ Cream of the Crop 3 / Cream of the Crop 3.iso / comm / wnos5src.zip / HAPN.H < prev    next >
Text File  |  1993-08-09  |  4KB  |  156 lines
  1. #ifndef    _HAPN_H
  2. #define _HAPN_H
  3.  
  4. #ifndef _GLOBAL_H
  5. #include "global.h"
  6. #endif
  7.  
  8. #ifndef _TIMER_H
  9. #include "timer.h"
  10. #endif
  11.  
  12. /*  HAPN-1 PC plug-in card driver.
  13.  *  This card contains an Intel 8273 SDLC/HDLC Protocol Controller
  14.  *  The card is hardwired to addresses 310-31f and IRQ 2
  15.  */
  16.  
  17. #define NHAPN 1
  18. #define INTMASK 0x21        /*  PC interrupt controller (8259) */
  19.  
  20. struct hapn {
  21.     struct iface *iface;
  22.  
  23.     long rxints;            /* RX interupt count                  */
  24.     long txints;            /* TX interrupt count                 */
  25.                 /* Error counters                     */
  26.     int badint;             /* Bad interrupt type                 */
  27.     int crcerr;             /* CRC errors                         */
  28.     int aborts;             /* RX frame aborts                    */
  29.     int dmaorun;            /* DMA overun                         */
  30.     int toobig;             /* RX frame too large                 */
  31.     int rframes;            /* # of RX frames                     */
  32.     int cdloss;             /* Loss of DCD during receive         */
  33.     int rxorun;             /* Receive interrupt overun           */
  34.     int nomem;              /* insufficient memory                */
  35.     int t_urun;             /* TX underruns                       */
  36.     int ctsloss;            /* Loss of CTS (dead-man timeout)     */
  37.     int taborts;            /* TX aborts                          */
  38.     int tframes;            /* # of TX frames                     */
  39.  
  40.     struct mbuf *rcvbuf;    /* Current receive buffer             */
  41.     int16 bufsiz;           /* Maximum RX frame size              */
  42.     char *rcp;        /* RX data pointer                    */
  43.  
  44.     struct mbuf *sndq;      /* Transmit frames queue              */
  45.     int16 sndcnt;           /* Count of frames on sndq            */
  46.     struct mbuf *sndbuf;    /* Current TX frame buffer            */
  47.     int tstate;             /* Transmitter state                  */
  48. #define IDLE 0
  49. #define DEFER 1
  50. #define ACTIVE 2
  51.     struct timer defer;
  52.     int mode;               /* Channel-access mode                */
  53. #define CSMA 0
  54. #define FULLDUP 1
  55.     int16 base;             /* Base I/O address of board          */
  56.     unsigned vec;           /* Interrupt level                    */
  57.     INTERRUPT (*oldvec) __ARGS((void));    /* Previous interrupt service vector */
  58. };
  59.  
  60. extern struct hapn Hapn[];
  61.  
  62. /*  Interrupt vector handler  */
  63.  
  64. /* In hapn.c: */
  65. void haint __ARGS((int dev));
  66.  
  67. /* In hapnvec.asm: */
  68. INTERRUPT ha0vec __ARGS((void));
  69.  
  70. /*  8273 register addresses  */
  71.  
  72. #define HCMD 0
  73. #define STA 0
  74. #define PAR 1
  75. #define RES 1
  76. #define RST 1
  77. #define TXI 2
  78. #define RXI 3
  79. #define TXD 4
  80. #define RXD 8
  81.  
  82. /*  8273 commands  */
  83.  
  84. #define    SET_ONE        0xa4
  85. #define    RST_ONE        0x64
  86. #define    SET_XFER    0x97
  87. #define    RST_XFER    0x57
  88. #define    SET_MODE    0x91
  89. #define    RST_MODE    0x51
  90. #define    HDLC        0x20
  91. #define    EOP        0x10
  92. #define    EARLY        0x8
  93. #define    BUFFERD        4
  94. #define    PREFRM        2
  95. #define    FLG_STM        1
  96. #define    SET_SERIAL    0xa0
  97. #define    RST_SERIAL    0x60
  98. #define    LOOP        4
  99. #define    TXC_RXC        2
  100. #define    NRZI        1
  101. #define GENERAL_RX    0xc0
  102. #define SELECT_RX    0xc1
  103. #define SELECT_LRX    0xc2
  104. #define RX_DISABLE    0xc5
  105. #define TX_FRAME    0xc8
  106. #define LOOP_TX        0xca
  107. #define TX_TRANS    0xc9
  108. #define ABORT_TXF    0xcc
  109. #define ABORT_LTX    0xce
  110. #define ABORT_TXT    0xcd
  111. #define READ_A        0x22
  112. #define    CD        2
  113. #define    CTS        1
  114. #define READ_B        0x23
  115. #define SET_B        0xa3
  116. #define RST_B        0x63
  117. #define FLAG_D        0x20
  118. #define IRQ_ENB        8
  119. #define RTS        1
  120.  
  121. /*  Status register bits  */
  122.  
  123. #define CBSY    0x80
  124. #define CBF    0x40
  125. #define CPBF    0x20
  126. #define CRBF    0x10
  127. #define RXINT    8
  128. #define TXINT    4
  129. #define RXIRA    2
  130. #define TXIRA    1
  131.  
  132. /*  Transmit result codes  */
  133.  
  134. #define EARLY_TXI    0xc
  135. #define TX_CMPLT    0xd
  136. #define DMA_URUN    0xe
  137. #define CTS_LOSS    0xf
  138. #define ABORT_CMPLT    0x10
  139.  
  140. /*  Receive result codes  */
  141.  
  142. #define A1_MATCH    0
  143. #define A2_MATCH    1
  144. #define CRCERR        3
  145. #define ABORT_DET    4
  146. #define IDLE_DET    5
  147. #define EOP_DET        6
  148. #define SHORT_FRM    7
  149. #define DMA_OVRN    8
  150. #define MEM_OVFL    9
  151. #define CD_LOSS        0xa
  152. #define RX_ORUN        0xb
  153.  
  154. #endif    /* _HAPN_H */
  155.  
  156.